IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Yoshino, et al.

07/19/2001

Serial No.: 09/909,013

Filed:

JAN 2 8 2002 (S)

Docket No.: TIJ-29448

Art Unit: TBD

Examiner:

Not Assigned

Title:

SEMICONDUCTOR PACKAGE INSULATION FILM AND

MANUFACTURING METHOD THEREOF

TRANSMITTAL LETTER ACCOMPANYING CERTIFIED COPY OF PRIORITY APPLICATION UNDER 35 U.S.C. § 119

Assistant Commissioner for Patents
Attn.: Application Processing Div.
Customer Correction Branch
Washington, DC 20231

Sir:

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to Assistant Commissioner for Patents, Washington, D.C. 2023.

William B. Kechpley Rag. Np. 28,228

MAILING CERTIFICATE UNDER 37 C.F.R. §1.8(A)

Submitted herewith is a certified copy of Japanese Patent Application No. 2000-25. 3 (19) on 26 July, 2000, in the Japanese Patent Office and from which priority under 35 (19) is claimed for the above-identified application.

Respectfully submitted,

Reg. No. 28,228

William B. Kempler

Senior Corporate Patent Counsel

Texas Instruments Incorporated PO BOX 655474, M/S 3999 Dallas, TX 75251 (972)917-5452

(972)917-4407

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年 7月26日

出願番号 Application Number:

特願2000-225339

出 顧 人 Applicant(s): 日本テキサス・インスツルメンツ株式会社 デ

2001年10月19日

特許庁長官 Commissioner, Japan Patent Office 及川耕造

【書類名】 特許願

【整理番号】 10039

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/78

【発明者】

【住所又は居所】 大分県速見郡日出町大字川崎字高尾4260 日本テキ

サス・インスツルメンツ株式会社内

【氏名】 吉野 誠

【発明者】

【住所又は居所】 大分県速見郡日出町大字川崎字高尾4260 日本テキ

サス・インスツルメンツ株式会社内

【氏名】 树本 健治

【特許出願人】

【識別番号】 390020248

【氏名又は名称】 日本テキサス・インスツルメンツ株式会社

【代理人】

【識別番号】 100098039

【弁理士】

【氏名又は名称】 遠藤 恭

[電話番号] 0422-23-6731

【手数料の表示】

【予納台帳番号】 042789

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体パッケージ用絶縁フィルム及びその製造方法 【特許請求の範囲】

【請求項1】

半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための 雑縁フィルムであって、

上記絶縁フィルムの両端に沿ってピッチLの間隔で形成された複数のスプロケットホールにより構成される2つのスプロケットホール列と、

上記スプロケットホール列の間にピッチpの間隔で2次元的に形成された複数のスルーホールと、

を有し、上記複数のスルーホールを半導体パッケージのサイズに応じて当該半 導体パッケージの絶縁基板におけるスルーホールとして選択的に使用することが できる絶縁フィルム。

【請求項2】

上記ピッチL及びpがm p = n L (但し、n、mはn<mを満足する自然数)の関係式を満足する請求項1 に記載の絶縁フィルム。

【請求項3】

半導体パッケージのサイズに応じて上記絶縁フィルム上に2次元的に形成され た複数の回路パターンと、

上記複数の回路パターンに電気的に接続されためっき給電用導体パターンと、 を有する請求項1又は2に記載の絶縁フィルム。

【請求項4】

上記めっき給電用導体パターンが、上記複数の回路パターンの周囲を囲む主線と、上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有する請求項3に記載の絶縁フィルム。

【請求項5】

半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための 絶縁フィルムの製造方法であって、

その両端に沿ってピッチLの間隔で形成された複数のスプロケットホールによ

り構成される2つのスプロケットホール列を有する絶縁フィルムを用意する工程 と、

上記絶縁フィルムの上記2つのスプロケットホール列の間にピッチ p の間隔で 2次元的に複数のスルーホールを形成する工程と、

を有する絶縁フィルムの製造方法。

【請求項6】

上記ピッチL及びpがm p = n L (但し、n、mはn<mを満足する自然数)の関係式を満足する請求項 5 に記載の絶縁フィルムの製造方法。

【請求項7】

上記スルーホールを形成する工程が、

上記絶縁フィルムの幅方向における上記スルーホールの形成有効幅で、上記絶縁フィルムの長さ方向におけるnLの長さの領域に、上記スルーホールを一括して打ち抜いて形成する工程と、

上記スプロケットホールにより上記絶縁フィルムをその長さ方向に n L だけ送る工程と、

を有し、上記両工程を交互に繰り返すことにより上記絶縁フィルムに上記複数 のスルーホールを形成する請求項6に記載の絶縁フィルムの製造方法。

【請求項8】

上記絶縁フィルム上に半導体バッケージに合わせて2次元的に配置された複数の回路パターンと、上記複数の回路パターンに電気的に接続されるめっき給電用 導体パターンとを形成する工程を有する請求項6又は7に記載の絶縁フィルムの 製造方法。

【請求項9】

その両端に沿ってビッチLの間隔で形成された複数のスプロケットホールにより構成される2つのスプロケットホール列と、上記スプロケットホール列の間にビッチpの間隔で2次元的に形成された複数のスルーホールと、半導体パッケージのサイズに応じて2次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続され、上記複数の回路パターンの周囲を囲む主線と上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続

する副線とを有するめっき給電用導体パターンとを有する絶縁フィルムを用意す る工程と、

上記絶縁フィルムの上記各回路パターンの所定の領域にそれぞれ半導体チップ を固定すると共に、上記回路パターンと上記半導体チップとを電気的に接続する 工程と、

上記導体パターンの上記主線で囲まれた領域毎に区画して樹脂封止を行なう工程と、

上記絶縁フィルムの上記副線に沿ってダイシングを行なって個々の半導体パッケージに切り離す工程と、

を有する半導体パッケージの製造方法。

【請求項10】

上記絶縁フィルム上の上記めっき給電用導体バターンを用いて上記各回路パターンをめっきする工程を有する請求項9に記載の半導体パッケージの製造方法。

【請求項11】

上記ダイシング工程が、上記導体パターンの上記副線の線幅よりも広い刃幅を 有するダイシング用ブレードを用いて上記副線が上記絶縁フィルム上に残らない ように行なわれる請求項9又は10に記載の半導体パッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体パッケージにおいて半導体チップ を搭載する絶縁基板を提供するための絶縁フィルム及びその製造方法に関する。

[0002]

【従来の技術】携帯電話、携帯型コンピュータその他の小型電子機器の普及に伴って、これらに搭載する半導体パッケージの小型化の要求が高まっている。 B GAやLGA構造の半導体パッケージは、外部基板へのインタフェースとしての外部接続端子をその装置の底面に 2 次元的に配置することができるので、その小型化に適している。その一方で、これらの半導体パッケージは、 QFP (Quad F lat Package) 等の従来構造の装置に比べて、一般的にその単位当りの製造コストが高いという問題がある。

[0003] BGAやLGA構造の半導体パッケージの製造においては、ポリイミド樹脂その他からなる可撓性の絶縁フィルムを用いる。この絶縁フィルムの行及び列方向に同一の回路パターンを複数形成し、各回路パターン上に半導体チップを実装し、モールドにより封止して同時並列的に複数の半導体パッケージを製造する。

【0004】図10は、この種の半導体パッケージを製造するために用いる 可撓性絶縁フィルムの一例を示している。絶縁フィルム110は、その巻き取り 及び搬送が可能なように該絶縁フィルム両辺に沿ってスプロケットホール112 の列を有している。絶縁フィルムの上記スプロケットホール112の両列の間に 、銅その他の金属による複数の回路パターン114が形成される(図では具体的 な回路パターンを省略し、その領域のみを示している)。この回路パターン11 4の領域下には、該回路の形成に先立って、多数のスルーホールが形成されてい る(図示せず)。 さらに絶縁フィルム110の面上には、上記回路パターン11 4と共に、導体パターン116及び該導体パターンと各回路パターン114とを つなぐブリッジ118が形成される。導体パターン116及びブリッジ118は 、各回路パターン114にめっきを施すための給電用のパターンである。上記導 体パターンに直流電源の陰極を接続し、めっき金属イオンを含む溶液中で直流電 解することによって、回路パターンを含む絶縁フィルム上のパターンをめっきす る。各回路パターンにめっきを施すことは、回路パターンの耐腐食性、半田濡れ 性を向上させるために必須の技術である。上記絶縁フィルム110への回路パタ ーン114、給電用導体パターン116及びブリッジ118の形成は、最初に絶 縁フィルムの全域に金属箔を貼り付け、次いでリソグラフィ技術を用いて不要部 分、すなわち回路パターン内及び各回路パターンの周囲の領域を除去することに よって達成される。

[0005]上記絶縁フィルムを用いた従来の半導体パッケージの製造工程において、図10に示される絶縁フィルム110の各回路パターン114上に半導体チップが搭載され、各半導体チップの電極パッドと回路パターン114とがワイヤボンディングにより接続される。次いで、絶縁フィルム110は、金型内に収められ、各半導体チップがモールドされる。ここで、金型は、各半導体チッ

プに対応したキャビティを有しており、該各キャビティ内にモールドコンパウンドが注入され、これによって半導体チップが封止されると共に、該モールドコンパウンドによって半導体パッケージの外形が形成される。次に、絶縁フィルムの裏面側に、外部接続端子としての半田パンプが絶縁フィルムのスルーホール上に形成された後に、打ち抜き治具を用いて、絶縁フィルムから各半導体パッケージが順次打ち抜かれる。

[0006]

【発明が解決しようとする課題】しかしながら、上記従来の絶縁フィルムを用いた半導体パッケージの製造においては、以下のような幾つかの問題があった。

(1) 異なるサイズの半導体パッケージを製造する場合、該サイズに応じた回路パターン及びそれに対応するスルーホールを有する絶縁フィルムを設計する必要がある。このため、製造する半導体パッケージのサイズに応じて、上記絶縁フィルムに施されるスルーホールの配置を変更しなければならず、またパッケージの種類毎にスルーホール開口用の金型(以下、スタンパーと称する)を新たに用意する必要が生じる。その結果、従来の絶縁フィルムを用いた半導体パッケージ製造においては、TAT(ターンアラウンド時間)が長くなり、また製造コストが高くなるという問題が生じている。

[0007]

(2) 従来の半導体パッケージの製造においては、各半導体パッケージに対応して樹脂をモールドし、打ち抜き治具を用いて個々にその切り出しを行っているため、絶縁フィルム上の各回路パターンの間隔を小さくすることが困難であった。そのため、1枚の絶縁フィルムから製造可能な半導体パッケージの個数が制限されると共に、絶縁フィルム上に、半導体パッケージの基板として使用されない個所が多く生じてしまい、これらがその製造コストを引き上げ、また生産性を向上する上での妨げとなっていた。

[0008] 従って、本発明の目的は、異なるサイズ又は形状の半導体パッケージの製造において、共通して用いることができる汎用性の高い絶縁フィルムを提供し、これによって、半導体パッケージの製造コスト及びTATの短縮を図ることにある。

【0009】また、本発明の別の目的は、絶縁フィルムから製造し得る半導体パッケージの単位面積当りの個数を増加させ、絶縁フィルム上の廃棄される領域を減少させることで、半導体パッケージの製造コストを引き下げることである

[0010]

【課題を解決するための手段】本発明は、半導体パッケージにおいて半導体チップを実装する絶縁基板を提供するための絶縁フィルムに関する。本発明に係る絶縁フィルムは、上記絶縁フィルムの両端に沿ってピッチLの間隔で形成された複数のスプロケットホールにより構成される2つのスプロケットホール列と、上記スプロケットホール列の間にピッチpの間隔で2次元的に形成された複数のスルーホールとを有し、上記複数のスルーホールを半導体パッケージのサイズに応じて当該半導体パッケージの絶縁基板におけるスルーホールとして選択的に使用することができる。

【 $0\ 0\ 1\ 1$ 】 好適には、上記ピッチL及びpがmp=nL(Eし、n、mはn

【0012】上記絶縁フィルムは、更に、半導体パッケージのサイズに応じて上記絶縁フィルム上に2次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続されためっき給電用導体パターンとを有する。

[0013] 上記の場合において、上記複数の回路パターンの周囲を囲む主線と、上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有することが好ましい。

【0014】また、本発明は、半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルムの製造方法に関する。本発明に係る絶縁フィルムの製造方法は、その両端に沿ってピッチLの間隔で形成された複数のスプロケットホールにより構成される2つのスプロケットホール列を有する絶縁フィルムを用意する工程と、上記絶縁フィルムの上記2つのスプロケットホール列の間にピッチpの間隔で2次元的に複数のスルーホールを形成する工程とを有する。

【0015】好適には、上記ピッチL及びpがmp=nL(但し、n、mは

n<mを満足する自然数)の関係式を満足することが好ましい。

【0016】上記の場合に、上記スルーホールを形成する工程が、上記絶縁フィルムの幅方向における上記スルーホールの形成有効幅で、上記絶縁フィルムの長さ方向におけるnLの長さの領域に、上記スルーホールを一括して打ち抜いて形成する工程と、上記スプロケットホールにより上記絶縁フィルムをその長さ方向にnLだけ送る工程とを有し、上記両工程を交互に繰り返すことにより上記絶縁フィルムに上記複数のスルーホールを形成することが好ましい。

【0017】また、本発明は、上記絶縁フィルム上に半導体パッケージに合わせて2次元的に配置された複数の回路パターンと、上記複数の回路パターンに電気的に接続されるめっき給電用導体パターンとを形成する工程を有することができる。

【0018】更に、本発明は、上記絶縁フィルムを用いた半導体パッケージの製造方法に関する。本発明に係る半導体パッケージの製造方法は、その両端に沿ってビッチLの間隔で形成された複数のスプロケットホールにより構成される2つのスプロケットホール列と、上記スプロケットホール列の間にビッチpの間隔で2次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続され、上記複数の回路パターンと、上記複数の回路パターンに電気的に接続され、上記複数の回路パターンの周囲を囲む主線と上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有するめっき給電用導体パターンと上記主線とを電気的に接続する工程と、上記絶縁フィルムの上記各回路パターンの所定の領域にそれぞれ半導体チップを固定すると共に、上記回路パターンの上記半導体チップとを電気的に接続する工程と、上記導体パターンの上記主線で囲まれた領域毎に区画して樹脂封止を行なう工程と、上記絶縁フィルムの上記副線に沿ってダイシングを行なって個々の半導体パッケージに切り離す工程とを有する。

【0019】上記半導体パッケージの製造方法において、上記絶縁フィルム 上の上記めっき給電用導体パターンを用いて上記各回路パターンをめっきする工 程を有することが好ましい。この場合に、上記ダイシング工程が、上記導体パタ ーンの上記副縁の線幅よりも広い刃幅を有するダイシング用ブレードを用いて上 記副線が上記絶縁フィルム上に残らないように行なわれることが好ましい。 【0020】

【発明の実施の形態】以下、本発明の実施形態を図面に沿って説明する。図1 は本発明の一実施形態に係る絶縁フィルムを示す平面図、図2はその一部を拡大 して示す図である。これら図において絶縁フィルム10は、下面に半田バンプを 二次元的に備えたLGAパッケージの絶縁基板を形成するためのもので、異なる サイズのLGAパッケージの絶縁基板に汎用的に用いることができるものである 。この絶縁フィルムを基材として、ここに、成形するLGAパッケージのサイズ に合わせた回路パターンを形成する。図において絶縁フィルム10は、その連続 方向の両辺にスプロケットホール12の列を有する。スプロケットホール12は 、一般的な絶縁フィルムに形成されるスプロケットホールと同様に、ここにスプ ロケットを係合させることによって、絶縁フィルムの送りを実現する。本発明の 絶縁フィルム10において、スプロケットホール12のピッチLは、一般的な絶 縁フィルムの送り用スプロケットに対応させる目的で、これと同じにすることが 好ましく、実施例においてピッチLは、 $4.75\,\mathrm{mm}$ である。絶縁フィルム10は、最初、長尺状のフィルムとして供給され、図1に示すようなモールド成形に おいて金型内に収められる所望の寸法に切断されて使用される。一実施形態にお いて、絶縁フィルム10は、厚さ50μm、幅48.175mmのポリイミド樹 脂フィルムである。

【0021】絶縁フィルム10は、スプロケットホール12の列間における有効領域に、隙間無く二次元的にスルーホール14を備える。後述するようにスルーホール14は、スタンパーと呼ばれる治具を用いて、スプロケットホール12のピッチしで規定される所定の幅単位で打ち抜かれ、絶縁フィルムの長さ方向(X方向ということがある)に沿って順次形成される。本発明において、上記X方向及び絶縁フィルムの幅方向(Y方向ということがある)におけるスルーホール14のピッチpは一定で、これは製造するLGAパッケージの半田パンプのピッチに基づいて決定される。本発明において、ピッチpはまた、スプロケットホール12のピッチLとの関係で規定される。すなわち、スルーホール14のピッチpは、

mp=nL(但し、n、mはn<mで自然数)

で与えられる。図に示す実施形態において、nは2であり、mは19である。こ れによって、スプロケットホール12の2ピッチ分の領域に19個のスルーホー ル14が形成される。また、実施形態において絶縁フィルム10の幅方向(Y方 向)には、その有効領域の全域に渡って、79個のスルーホールが形成されてい る。ここで、n及びmはスタンパーによって一度に開けられるスルーホール14のX方向の長さとの関係で決定される。一般的なスタンパーの開口能力、すなわ ち一度に開けられるスルーホールの個数は2000個以下であり、これを考慮し てn及びmを決定する。本実施形態においてスタンパーは、19×79=150 1個のスルーホールを一括して形成する。図3は、スタンパーの単一の打ち抜き 動作(以下、これを1ショットという)によって、絶縁フィルム10上に形成さ れたスルーホール14を示している。スプロケットホール12を用いた絶縁フィ ルム10の1ステップ搬送毎(1ステップで2Lだけ絶縁フィルムが搬送される **)に、スタンパーによる打ち抜きを実施し、絶縁フィルム10上に隙間無くスル** ーホール14を形成する。スルーホール14のピッチpとスプロケットホール1 2のピッチ L とを関連付けることによって、各ショットで隣り合うスルーホール 14間のピッチも、上記一定のピッチ p にすることができ、従って、絶縁フィル ム10の全領域において、スルーホール14の一定のピッチpが保証される。

【0022】図4及び図5は、比較的小さいサイズのLGAパッケージを形成するために、上記絶縁フィルム10上に回路パターンを含む導体パターンを形成したものを示しており、図4はその全体図、図5はその一部を拡大した図である。本図に従う導体パターンを有する絶縁フィルムにより、3mm角のパッケージサイズを有する360個のLGAパッケージが同時に形成され、各パッケージには、外部接続端子としての半田パンプが移載される5×5のスルーホール14が備えられる。

[0023] これらの図において、絶縁フィルム10は、その一方の面に、 回路パターン16、並びに比較的太めの主線20及び比較的細め副線22を含ん で構成されるめっき用導体パターン18を備える。これらのパターンは、絶縁フィルム10上の全域に、一旦金属箔(好ましくは網箔)を蒸着し、リソグラフィ 技術(すなわち、レジストを塗布した後、必要部分又は不必要部分をマスクして 露光し、エッチングする)を用いて不必要な金属部分を除去することによって形 成される。図5においては、絶縁フィルム10上に形成された各スルーホール1 4が実線として示されているが、実際には、全てのスルーホール14は、回路パ ターン16又はめっき用導体パターン18によって覆われている。

【0024】絶縁フィルム10には、その行及び列方向に多数の回路パターン16が規則正しく配列されている。各回路パターン16は、後述する導体パターンの副線22で区画された領域内に1つ形成される。図の例で、絶縁フィルム10上に360個の回路パターン16が作られている。図では、該回路パターン16の具体的な構成を省略しているが、実際には、各回路パターン16は、絶縁フィルム上に形成したスルーホール14に対応してこれを覆う複数のランド、半導体チップからのワイヤボンディングのための複数の接続ランド及び両ランドを結ぶ複数の線分を含んで構成されている。図5には、該回路パターン16によって形成される半導体パッケージの外形が、線分26によって示されており、後に説明する半導体装置の製造工程において、絶縁フィルム10はこの線分26のサイズに分離され、これが半導体パッケージの絶縁基板として用いられる。

【0025】めっき用導体バターン18は、主線20及び副線22を含んで構成される。導体バターンの主線20は、絶縁フィルム10上の回路バターン16を複数のブロック(図4の例では3つのブロック24A~24C)に区画するよう形成された比較的太めの線からなる枠状配線である。すなわち主線20は、絶縁フィルム10の両側に沿って形成される横線20aと、絶縁フィルム10の長手方向において所定間隔、すなわち所定回路バターン数毎に形成された無線20bで構成されている。回路バターン16のめっきの工程において、直流電源の陰極は直接的にこの主線20に接続される。本実施形態において、主線の凝線20bは、一つのスルーホール14の列上に形成され、これは、該スルーホール14の列を覆う。一つの好適な実施例において、この横線20aの線幅は、0.6~1.0mm、縦線20bの線幅は、0.3~2.0mmである。

【0026】導体バターンの副線22は、上記主線20によって囲まれた各 ブロック24A~24C内に形成される比較的細めの線からなる格子状配線であ る。すなわち副線22は、その両端が上記主線の横線20aにつながれる縦線22aと、その両端が上記主線の縦線20bにつながれる横線22bで構成されている。そして該縦線22aと横線22bで形成される格子の升目内に、上記各回路パターン16が形成されている。なお、主線20に隣接する副線22で囲まれた領域は、回路パターンが形成されない余った領域である。各副線22は、スルーホール14の列の間にそれに沿って形成されている。副線22で囲まれた各回路パターン16の各構成部分は、その周囲の副線22に向かって延びており、ここに繋がっている。

【0027】副線22の線幅は、後述する本絶縁フィルムを用いた半導体パッケージの製造工程において用いられるダイシングプレードの刃幅との関係で決定される。各半導体パッケージの切り離しの際に、絶縁フィルム10は、ダイシングプレードを用いてこの副線22の位置で切断分離される。本製造工程において切断後の絶縁フィルム10上に、この副線22が残らないようにしなければならない。副線22は、各回路パターン16内の配線同士の短絡を引き起こすからである。副線22の除去は、副線22の線幅よりも広い刃幅を有するダイシングブレードを用いることによって達成される。一つの好適な実施例において、ダイシングブレードの刃幅が、150~250μmの網線である。この副線22は、100μm以下、より好ましくは50μmの網線である。

【0028】図6及び図7は、比較的大きいサイズのLGAパッケージを形成するために、図1の絶縁フィルム10上に回路パターンを含む導体パターンを形成したものを示しており、図6はその全体図、図7はその一部を拡大した図である。本図に従う導体パターンを有する絶縁フィルムにより、7mm角のパッケージサイズを有する90個のLGAパッケージが同時に形成され、各パッケージには、外部接続端子としての半田パンプが移載される13×13のスルーホール14が備えられる。

【0029】これらの図において、絶縁フィルム10上には、図4及び図5に示した比較的小さいサイズのパッケージを形成する場合と同様に、そのパッケージサイズに合わせて設計された、回路パターン16及びめっき用導体パターン18が形成される。すなわち、絶縁フィルム10には、めっき用導体パターン1

8の主線20で囲まれた3つのブロック24A~24C内を、その副線22でさらに区画し、該副線22で規定される領域内に、回路パターン16を備える。図の例では、各ブロック毎に30個の回路パターン16が形成されている。各回路パターン16の構成部分は、図7で示されるように、その周囲の副線22に繋がっており、これによってめっき処理時における回路パターンに対する給電が実現される。

【0030】以上のように、同一の絶縁フィルム10に対して異なる導体パターンを形成することにより、異なるサイズのLGAパッケージの絶縁基板を供給可能となる。

【0031】次に、上記絶縁フィルム10を用いた半導体パッケージの製造工程について説明する。図8は本製造工程を示すフローチャート、図9は図8の各工程に対応した概略の側面図である。図の工程に先立って、図1に示す絶縁フィルム10、すなわちスプロケットホール間に多数のスルーホールを隙間無く配列した絶縁フィルムが用意される。絶縁フィルムに対するスルーホールの形成は、先に図3に関連して説明したように、絶縁フィルムのスプロケットホール2ピッチづつの送りに従って、スタンパーを動作させることで行う。ここでスルーホール形成に用いられるスタンパーは一種類あればよい。従来のように、異なるサイズの半導体パッケージ毎に異なるピン配列を有するスタンパーを用意する必要はない。

【0032】次に、このスルーホールを備えた絶縁フィルムの一面に、所望の回路パターン及びめっき用導体パターンを形成する。これらのパターンは、絶縁フィルム10上の全域に、一旦金属箱を蒸着し、リソグラフィ技術を用いて不必要な金属部分を除去することによって形成される。次の工程で、回路パターン16には所望のめっきが施される。めっきは、上記めっき用導体パターンの主線20に直流電源の陰極を接続し、めっき金属イオンを含む溶液中で直流電解することによって行う。更に、各回路パターン16の半導体チップ搭載領域上に、熱可塑性ポリイミドその他の材料からなる接着材が塗布される。

【0033】図8の工程801及び図9(A)において、回路パターンを形成した面側を上にして絶縁フィルム10を配置し、上記接着材を塗布した回路パ

ターン上の領域に半導体チップ90を移載する。この状態でリフロー炉を通過させ、上記接着材を溶融して半導体チップ90を絶縁フィルム10上に固定する。次の工程802及び図9(B)において、各半導体チップ90の電極パッドと、対応する回路パターンの接続ランドの間をワイヤボンディングする(導体ワイヤ92)。

【0034】次に、工程803及び図9(C)において、各半導体チップ90をモールド94により樹脂封止する。該モールドの工程においては、主線20で区画されたブロック24A~24Cの領域(図4又は図6を参照)に対応するキャビティ(すなわち3つのキャビティ)を有する金型を用いる。金型に供給されるモールドコンパウンドは、ランナー(一つの実施例では1つのキャビティに対して2つのランナーを備える)を通して、各キャビティ内に導かれ、そのブロック内に配置された複数の半導体チップ90を同時に覆う。モールド94により覆われる絶縁フィルム10上の領域には、上記導体パターンの副線22が含まれる。また、上記導体パターンの主線20の一部又は全部が含まれて良い。

【0035】次の工程804及び図9(D)において、絶縁フィルム10の 裏面側に外部接続端子としての、半田パンプ96、すなわちLGA構造のランドが形成される。各半田パンプ96は、絶縁フィルムに形成したスルーホール98 を介して回路パターン16のランドと電気的に接続される。スルーホール98の 位置に対応した孔を有するメタルマスクを絶縁フィルム10の裏面に沿って配置 し、スキージを用いて該孔内にはんだペーストを充填した後、リフロー炉を通し て該半田パンプ96を形成することができる。もっとも、本発明の工程は、はん だを充填したスルーホール上にはんだボールを移載し固定する、BGA構造のパッケージの製造においても適用できることは、当業者であれば明らかであろう。

【0036】次に、工程805及び図9(E)において、ダイシングブレード100を用いて、絶縁フィルム10及びモールド94をダイシングし、個々の半導体パッケージ102に分離する。ダイシングは、図のようにダイシングテーブ104上にモールド側を下にして絶縁フィルム10を固定し、前述のように、導体パターンの副線22の線幅よりも刃幅の広いダイシングブレードを用い、該副線22の位置で行う。これによって、絶縁フィルム10及びモールド94は、

各半導体パッケージ単位に分割され、かつ各回路パターン内の各配線同士を電気 的に接続していた副線22が除去される。

【0037】以上により、上記絶縁フィルム10を用いて多数の半導体パッ ケージ102が同時に製造される。上記製造において、絶縁フィルム10上の導 体パターンの主線20で囲まれた領域は、その殆ど(ダイシングで除去される副 線22の領域及び主線20に隣接する領域を除く)半導体バッケージの基板の領 域として用いられ、廃棄される絶縁フィルム上の領域は、極めて少ないものとな る。

【〇〇38】以上、本発明の実施形態を図面に沿って説明した。本発明の適 用範囲が、上記実施形態において示した事項に限定されないことは明らかである 。上記実施形態においては、半導体チップを絶縁フィルム上の回路パターンにワ イヤボンディングにより接続した。しかしながら、半導体チップの主面を下にし て実装する、いわゆるフリップチップ実装によるバッケージにおいても、本発明 の絶縁フィルム及び上記製造方法は好適に用いられる。また、上記実施形態にお いては、スプロケットホールの2ピッチ分の領域に、スタンパーを用いて19imes79のスルーホールを一度に開口した。 しかしながら、スタンパーの開口能力が 許す限り、より多くのスルーホール(例えば、スプロケットホールの4ピッチ分 の領域に、38×79個)を一度に開口してもよい。

[0039]

【発明の効果】以上の如く本発明によれば、以下のような効果が得られる。

(1) 異なるサイズの半導体パッケージを製造する場合においても、本発明に従 うスルーホールを備えた一種類の絶縁フィルムを用意すればよい。また、スルー ホールを開口するためのスタンパーも一種類あればよく、半導体パッケージの生 産性及びコストが改善される。

[0040]

(2) 本発明に係る半導体パッケージの製造方法によれば、1枚の絶縁フィルム から製造し得る半導体パッケージの個数が飛躍的に高まり、その生産性が向上す る。本絶縁フィルムを用いた半導体パッケージの製造において、絶縁フィルム上 の廃棄される領域及び使用されるモールドコンパウンドの量が最小限に抑えられ 、これは半導体パッケージのコストを引き下げる。

【図面の簡単な説明】

- 【図1】本発明の一実施形態に係る絶縁フィルムの平面図である。
- 【図2】図1の一部を拡大した図である。
- 【図3】スタンパーの1ショットによって、絶縁フィルム上に形成されたスルーホールを示す絶縁フィルムの平面図である。
- 【図4】 比較的小さいサイズのLGAパッケージを形成するために、絶縁フィルム上に回路パターンを含む導体パターンを形成したものを示す図である。
 - 【図5】図4の一部を拡大した図である。
- 【図6】比較的大きいサイズのLGAパッケージを形成するために、絶縁フィルム上に回路パターンを含む導体パターンを形成したものを示す図である。
 - 【図7】図6の一部を拡大した図である。
- 【図8】本発明に係る半導体パッケージの製造工程を示すフローチャートである。
 - 【図9】図8の各工程に対応した概略の側面図である。
- 【図10】半導体パッケージを製造するために用いる従来構造の可撓性絶縁 フィルム上のパターン構成を示した図である。


【符号の説明】

- p スルーホールのピッチ
- L スプロケットホールのピッチ
- 10 絶縁フィルム
- 12 スプロケットホール
- 14 スルーホール
- 16 回路パターン
- 18 めっき用導体パターン
- 20 主線
- 22 副線
- 90 半導体チップ
- 92 導体ワイヤ


- 94 モールド
- 96 半田バンプ
- 98 スルーホール
- 100 ダイシングブレード
- 102 スプロケットホール
- 104 ダイシングテープ

【書類名】図面


【図1】




【図2】




【図3】




【図4】



【図5】







【図7】







図8]











【書類名】要約書

【要約】

【課題】 異なるサイズ又は形状の半導体パッケージの製造において、共通 して用いることができる汎用性の高い絶縁フィルムを提供する。

【解決手段】 本発明は、半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルムに関する。本発明に係る絶縁フィルム10は、上記絶縁フィルムの両端に沿って形成された一対のスプロケットホール12の列と、スプロケットホール12の列間で二次元的に配置されたスルーホール14を備える。各スルーホール14間のピッチpは、スプロケットホールのピッチをLとしたとき、mp=nL(但し、n、mはn<mを満足する自然数)で規定される。絶縁フィルム10上には、製造する半導体パッケージのサイズに応じた所望の回路パターンが形成され、このとき、上記スルーホール14が選択的に使用される。

【選択図】図1

認定・付加情報

特許出願の番号

特顧2000-225339

受付番号

50000944045

書類名

特許願

0094

担当官 作成日

第五担当上席 平成12年 7月27日

<認定情報・付加情報>

【提出日】

平成12年 7月26日

出願人履歴情報

識別番号

[390020248]

1. 変更年月日 1999年11月19日

[変更理由] 住所変更

住 所 東京都新宿区西新宿六丁目24番1号

氏 名 日本テキサス・インスツルメンツ株式会社